SPE  电路设计 概  述:     SPE (Schematic Probe Environment) 是一个灵活而功能强大的原理图输入编辑环境，专门为支持IC电路设计工程师快速、准确、清晰的输入原理图而开发的。它还提供原理图与版图之间的CROSS-PROBE功能。     SPE有很多强大的特性，包括支持无限制的电路层次化结构，而在设计窗口里，一条简单的命令就可以浏览整个电路的层次化结构。SPE提供各种格式的数字电路网表、模拟电路网表，且紧密地连接于对应的仿真环境，同时具有在仿真结果中反标参数、加入电压探测点等高级特性。     配合LAYED工具使用，SPE提供了原理图或者网表驱动IC版图生成方法。在该种模式下，LAYOUT将根据原理图或者网表的定义来生成。 特  性: • 可以在一个含有层次结构的电路中生成和编辑图形数据； • 以ASCII格式存储数据，并且可以转换成标准或非标准的其它格式数据； • 可以灵活地在当前窗口和其它子窗口之间通过拖动的方式COPY图形； • 数据包括符号、属性、字符、连线、总线、总线接头、以及管脚等； • 无限制的总线宽度； • 深度的”Undo”堆栈 (当前设置到64级)； • 无设计大小及复杂性限制； • 在多Sheet电路设计中无Sheet数量限制； • 无设计层次深度限制； • 电路层次导航功能可以在电路设计窗口中无限制的切换； • 主电路和子电路的SYMBOLS可以自动产生或用户化自行定义产生； • 自动生成的SYMBOLS无端口数量限制； • 可以通过SYMBOLS现有的属性来计算生成其它的用户自定义属性； • 原理图和SYMBOLS可以存放在无限制的不同的目录下； • 连线和总线灵活的格式命名方式； • 多种标准网表格式的输出（HSPICE／PSPICE／VERILOG／VHDL）； • 层次化电路结构完整性检查功能（ERC）； • 原理图与版图之间的CROSS-PROBING功能可以通过SOCKET连接在相同或者不同的硬件平台之间实现； • 在使用LAYED工具的前提下可以完成原理图驱动LAYOUT的功能 (SDLE)； • 与仿真工具的紧密整合（SMASH™ and SIMetrix™)。 亮  点: • 一个复杂电路原理图可以快速输入； • 提供了完整的电路原理图编辑功能； • 提供快速高效的电路层次浏览功能； • 允许电路参数的计算和显示； • 生成多种模拟、数字等不同格式的网表； • 与仿真工具的紧密整合； • 原理图驱动版图生成功能； • 原理图与版图的CROSS-PROBING交互功能。