首页 公司简介 工作机会 会员登录/退出  English
 
Cadence OrCAD系列
Cadence PCB 基本设计
Cadence PCB 专业设计
 Allegro Design Entry HDL-XL
 Allegro PCB Design CIS-XL
 Allegro PCB Librarian-XL
 Allegro PCB Router-XL
 Allegro PCB SI-XL
Cadence PCB 高端设计
Cadence先进的SiP设计
Cadence 数模混合仿真
数模混合IC设计
汽车/电子设计
电力/电子设计
  解决方案 SOLUTIONS
 

Allegro PCB Librarian XL



Allegro PCB librarians用于Allegro Design Entry HDL库的创建,它适用于大引脚数目的库开发管理,Allegro PCB Librarian包括开发用于创建和修改,Library Explorer用于帮助管理库,及用于创造和修改电路板的脚印。此外,Allegro PCB Librarian提供了Allegro Design Entry HDL, Allegro Design Entry CIS,Allegro Design Entry HDL规则检查选项和编辑器的license,这些允许您查看,修改和验证元件库的整体设计流程。Part Developer支持7种不同的数据格式,包括CSV,Verilog , VHDL语言,Capture,Synopsys PTM, EDA ECIX pinpak XML。已导入的数据可以进行修改,转换引脚数据分裂器件。包括内置的错误检查和网上核查部分流程。库的数据也可复制电子表格和PDF数据,粘贴到验证的用户界面和检查现有的模板信息。器件封装视图可在part developer中目视检查。Allegro PCB Librarian也可独立使用修改历史记录和版本信息,库资源在促进库参考前就采用了私有的区域创建和更新库。封装库可以验证Design Entry HDL中库的可用性,库管理资源保证了一系列的错误检查。Allegro Symbol编辑器可负责检查padstacks, footprints, board outlines和详细尺寸。该解决方案帮助您建立约束,规则和其他制造输出参数。还包括可定制的规则,技巧是用来验证封装准备使用的设计流程。



功能特征:

-驱动菜单
-电子表格的指向
-同时编辑多个符号
-同时编辑多个单元
-属性提示
-在线错误显示
-在线封装和器件的联系
-验证封装界面比较
-PDF格式和电子表格数据复制/粘贴
-导入文件 CSV,Verilog ,VHDL语言,Synopsys PTM,Capture,Si2 PINPAK XML, EDA XML
-输出部分为CSV ,Capture, EDA XML
-Verilog , VHDL 和仿真文件生成
-封装符号查看
-配置翻译
-Field Mapping on Import and Paste
-输入ECO
-验证芯片封装
-支持PART类型,包括分裂和不对称零件
-浏览参考库
-创建数据版本和修改符号编辑:
-SKILL,宏,脚本支持
-PCB Footprint和Padstack创建和修改
-板框创造和修改
-二维绘图和标注
-物理库管理验证
      
Download datasheet->
Copyright © 2008 Eastwell Technologies.All right reserved .
公司名称 沪ICP备05038519

Powered by SWCP 2.0.3-alpha,Copyright © 2003 - 2010 All rights reserved.This page created in 0.0032539367675781 seconds with 1 queries.
spending 7.47% doing SQL queries and 92.53% doing program things. Server Load: N.A. N.A. N.A.