Allegro PCB Design Entry HDL-GXL

概要介绍：
Allegro PCB Design GXL是一个完整的高效能的设计解决方案包，主要针对含有大量BUS线和大量多管脚器件的高密度PCB设计。它包括一个电子表格形式的电气规则约束管理器，Allegro Design Entry HDL原理图输入工具，强大的电气规则检查器，强大的高速的规则驱动的交互式PCB编辑器-- Allegro PCB Editor，同时具有丰富的接口，包括：AutoCAD DXF, IDF, PADS & P-CAD转换器及Allegro PCB Router XL，规则驱动自动布线器。Allegro Design Entry HDL是一个多层次混合原理图输入系统，支持行为和结构描述。

Allegro Design Entry HDL Rules Checker设计可以及早在设计过程中检查错误减少反复设计成本。Allegro PCB Editor XL包括一系列的功能扩展和电气高速设计规则和方法。实时延迟和串扰检查是在即时对复杂组合的电气和物理设计的限制。Allegro PCB Editor会自动调整线宽，以符合指定的阻抗规则。还包括功能设计重用，设计变量，并结合EEsof的射频设计。 Global Route Environment技术提供了一个规划和走线的方法来绘制以及坚持设计者的互连意图。通过互连流程规划架构和整体布线引擎，用户可以第一时间把他们的经验和设计意图变成一种工具，了解他们想要什么。Allegro PCB Router XL是一个全面的高性能设计环境，高速PCB及IC封装设计。它包括业界领先的Allegro PCB Router技术，交互式布线，布局编辑器。该autorouter针对密集，多层，高速板是一个成熟的解决方案。它具有广泛的支持高速和物理规则集。交互式布线编辑器是一个追查和编辑工具，它通过编辑过程的速度与先进的推挤，和优化功能。交互式布局编辑是一个互动的组成布局编辑，可以随意的评价和修改布局。

功能特征：
Allegro Design Entry HDL特点：
-多视图（多个窗口相同或不同的绘制）
-组件的浏览和物理部分选择（物理部分过滤表）
-结构图编辑
-自动控制视图（ genview ）
-项目管理（集中流程管理，设置）
-层次管理（结构管理）
-参考 -VHDL和Verilog网表产生
-扩展语言支持Cadence的skill语言

Allegro Design Entry HDL输入规则检查功能：
-高亮标记有错误的,用户自定义的错误信息
-用户可控规则参数
-语法检查程序和规则的编辑
-源代码的基本规则

Allegro PCB Editor涵盖35条各种检查功能：
-撤销/重做
-pin pair匹配
-群组走线
-等长调整
-Z轴延迟
-扩大时序
-skill运行
-宏设置
-脚本支持-
-动态shap
-自动交互布局
-交互式走线
-支持多种过孔
-盲/埋孔
-实时复杂的物理设计规则检查
-长度，平行线和差分线
-串扰
-自动调整线宽进行阻抗匹配
-区域规则设置
-测量寄生效应
-自动优化走线
-二维尺寸标注
-生成钻孔表
-支持 2000，4000，6000，274X，Barco DPF，and MDA Fire 9000光绘输出
-可测试性
-可装配性设计
-提取互联数据

Allegro PCB Router特点：
-shap和格点设置
-标贴器件过孔散出
-45度角走线
-Bus走线（表贴或通孔）
-过孔规则
-网络分类
-走线和间距规则
-同层网络规则
-自动布线器
-自动生成测试点
-盲埋孔
-表贴焊盘上过孔
-平行线控制
-噪声控制
-最长/最短/匹配长度控制
-自动差分对布线
-区域间距规则控制
-网络屏蔽
-实际引脚走线特点：
-交互过孔检查
-在线规则检查
-自动清楚多余线头
-自动推挤
-实时显示长度误差，多个网络（bus）走线

单个网络自动走线布局特点：
-在线设计规则检查
-平面布线-布局模式
-翻转，旋转，调整，推动，个别调整或整体移动
-布局紧密分析
-直接输入X，Y坐标放置器件。