Allegro PCB SI-GXL
概要介绍：
Cadence Allegro PCB SI GXL提供了一个虚拟环境的设计针对信号在MGHz的范围。这是一个在完全集成的PCB设计和分析环境基础上的PCB SI XL（以前称为SPECCTRAQuest ）环境。Allegro PCB SI GXL系列产品可供引入了新的技术来缩短设计周期和消除需要做多个设置物理属性。Allegro PCB SI GXL系列产品提供了一个综合性的环境损失分析，行业标准格式S参数。生成的S -参数来自提取的拓扑（预布线或后布线） 以查看损失互连相比，被用户使用。独特的业内领先的分析技术可以仿真10Kbit/s支持标准Windows平台，这项功能可以节省系统设计，需要建立多个完全配置物理原型的系统来验证MGH互连性能。Cadence公司提供证明DML宏模型复杂的驱动及接收程序，这宏模型准确地代表一个复杂的驱动器/接收器的行为比硅模式运行快20至400倍。更快的缩短了设计周期，并允许用户取得更快的市场以提高设计性能的解决方案设计空间，以更便宜，竞争力的产品。独特通路分析技术还可以优化“tap”设置，缩短设计周期时间。
Allegro PCB SI GXL系列产品可直接读取和写入数据库的PCB格式（.brd文件）提供完整的一体化与PCB设计流程。原理图创建前SigXplorer是一个图形环境的拓扑结构设计和分析。它提供了一个环境为了解决空间时序测量以及用户图形界面开发定制测量。仿真系统SigNoise是仿真环境的信号完整性，串扰，以及可选的电磁干扰分析。SigNoise包括spice仿真， SigWave波形显示，DML建模语言。约束管理器提供实时的显示高速设计规则和状态设计。它会通过一个电子表格一样的界面，使用户可以捕捉，管理，并验证在不同规则的分层的方式。模型完整性允许创建，操作，并迅速在一个易于使用的编辑环境验证。模型完整性提供了一个模式浏览器和语法检查撰写的IBIS模型以及DML的高级模式。模型的完整性还提供了一个spice到IBIS模块，帮助用户创造IBIS模型。floorplanner提供了一个图形视图的PCB数据库，模拟，并修改了PCB设计。设计人员可以快速，方便地评估不同的布局策略的设计行为。PCB SI GXL系列中的EMControl是一套标准的EMC规则，它还使用户能够创建新的自定义规则，适合在其公司的设计准则。这些规则允许的定制和更重要的是，捕捉高速设计“经验”作为自定义规则，而这反过来又可以使用在所有未来的设计。
功能特征：
• 执行通过下面的方法完成线损的分析
• 通过PCB信号拓扑产生S-参数（Stack-up to S）
• SigWave拓扑™里的任意元素较容易的输出S参数
• 能够把相互关联的S参数合在一起。
• 不同源的相关性S -参数（产生与测量）
• 时域里的S参数的仿真使用TlSim 。
• 模拟MGH设备（驱动器/接收器）速度更快，更准确地通过验证的宏观模型。客户通过PCB SI可以实现仿真性能比晶体管级仿真提高20至400倍
• 先进的仿真技术
• 大规模仿真
• 通过信道分析功能允许10K/bits仿真
• 通过分析优化MGH的IO缓冲区配置“tap settings”
• 通过模型发生器用于来建立精确的通孔模型，针对单个的过孔或多个的过孔模型（宽带，窄带，S参数），来建立过孔在MGHz中的stub效应的模型。用户指定起始频率，截止频率和频率点数量。用户可以指向一个现有的电路板布局的stackup / padstack资料或指向一个包含有相关信息的技术文件。PCB SI GXL系列产品可供接受IBIS，DML, Quad XTK,等 模型
• 基于完整的S参数库管理模型整合
• 准确的建立GHz信号下的线损模型和趋敷效应模型
• 通过SigXplorer拓扑编辑器和simulation cockpit 来拓展公认的解决方案
• 带有贯穿原理图到PCB的约束规则管理器的PCB设计流程，用于通过Cadence的PCB设计解决方案（前端到后端）
• 公认的，紧密集成在PCB编辑器中的布线器-Allegro PCB Router XL（以前称为SPECCTRA Expert Autorouter）
• 输入和输出PCB数据库接口（.brd文件）
• 提供于BoardStation数据接口
• 眼图显示测量
• 集成BEM2D (static) 和 FEM2D (full-wave)
Allegro信号完整性与电源完整性 产品介绍(PDF)
|
Cadence OrCAD系列
