Cadence SiP Digital Architect GXL

SiP Digital Architect GXL是一个完整的SiP虚拟开发环境，在这个开发环境下，工程师可以浏览不同的SiP设计，详细预览sip物理执行情况。它的内核具有唯一的系统连通管理器，工程师可以在同一环境下，通过浏览定义调整优化IC设计和sip封装之间的结构关系系统的连通性和功能性，同时也可以与最终的PCB系统在同一环境下协同设计。它允许工程师快速执行“what-if”可行性实验以确保设备最小化功能密集化设计，同时降低功耗。还支持IC驱动设计和封装/PCB结构驱动设计流程，SiP Digital Architect GXL可以做正标反标以及原理图和PCB的交互查找确认功能。 

 


功能特征：

-系统互通管理
-约束管理
-互连性拓扑结构的生成与编辑
-时域和频域互连分析
-sip布局和布线
-与IC设计协同I/O分配编排
-产生/优化整个设计
-3D显示
-直接综合Apache/Optimal PakSI-E 3D field solver（Apache-DA单独提供）