Cadence SiP Digital SI XL

Cadence SiP Digital SI XL为高级IC封装设计提供一个紧密完整信号完整性分析和模型组建方案，它被研发用来验证那些有大量GHZ高速信号的要解决的设计。尤其是那些串型端口(SERDES)设计，它可以帮工程师根据设计需要做电气规则与物理规则的平行转换，同时提供一个直接的综合的模型生成工具，这个模型生成工具可以直接从Apache-DA PakSI-E 3D field抓取相关信息生成3D仿真模型，应用于PCB设计和高速分析中，同时也具有强大的电源完整性分析技术来帮工程师快速验证设计供电网络，以求满足设计目标要求。

 


功能特征：

约束管理器
图形化互连拓扑结构生成浏览和提取
时域和频域互连分析
直接综合模型提取器
信道分析
误码率或抖动预告
交互式的设计编辑器
电源完整性分析工具