|
|
|
|
 |
 Cadence OrCAD系列 | | | Cadence PCB 基本设计 | | | Cadence PCB 专业设计 | | | Cadence PCB 高端设计 | | | Cadence先进的SiP设计 | | | Cadence 数模混合仿真 | | | 数模混合IC设计 | | | 汽车/电子设计 | | | 电力/电子设计 | |
|
|
|
|
 |
|
Cadence FPGA System Planner
随着集成化程度的提高，印制板设计中FPGA引脚数量越来越多，设计难度越来越大，Cadence OrCAD FPGA设计平台正是为了应对如此挑战。它从创建初始引脚配置着手，紧密结合原理图工具，以共同确保复杂PCB布线顺畅。Cadence OrCAD FPGA系统设计平台提供了一套完整的、可扩展的FPGA-PCB协同式设计解决方案，用于板级FPGA设计，它能够自动对引脚配置进行“芯片-规则-算法”的综合优化。Cadence OrCAD FPGA取代了易出错的手动引脚配置方式，以独特的布局解决方案，减少不必要的设计迭代，节省创建最优化引脚配置方案的时间，从而提高设计效率。
优点:
1.可扩展、高性价比的FPGA-PCB协同设计解决方案
2.加速PCB设计流程，能够用最短的时间优化引脚配置
3.加速FPGA与PCB之间的设计集成
4.减少由于FPGA引脚配置不当引起的反复设计迭代
5.通过优化引脚配置，优化PCB设计，减少设计层数
6.减少PCB板层设计进程中不必要的设计迭代
功能特性:
Cadence OrCAD FPGA System Planner设计技术
FPGA系统是PCB设计中的一个子系统，包括一个或多个与FPGA相连的FPGA和非FPGA元件传统的引脚配置方法是典型的手工引脚调整方法，这通常都是基于一个表格进行调整的。这些传统的手工配置方式，使得用户在进行引脚配置时，不能够考虑其它元件布局，以及接口、信号的布线性能。更重要的是，这些设计工具没有在线实时规则检查功能，用户不能确保信号被正确配置给FPGA引脚。这样设计的结果就是，用户必须在这些基于表格的设计工具与FPGA生产商支持的设计工具之间作若干次迭代设计后，才能找到合适的引脚配置。
这种方式导致PCB板层设计师和FPGA设计师之间可能出现大量的设计迭代，因为前者不能在可用的PCB板层对FPGA进行准确的信号布线，而后者不得不接受PCB板层设计师纸面和口头上建议来进行引脚配置。这样的情况下，一旦FPGA设计师修改引脚配置，那么所有的硬件设计师都必须修改原理图设计，才能进行下一步的PCB重新设计，如此反复的设计迭代增加了许多工作量，会降低团队成员的工作积极性。
此外，由于这是一项手工配置进程，设计中的错误很难被发现，这可能导致首次物理设计的失败，增加设计迭代，不能实现设计即正确的理念。
虽然这些手工配置工具可以自动综合各方面的修改，包括FPGA设计师、硬件设计师、PCB板层设计师的设计修改，但是它们并不能解决这些设计迭代的根源问题。因为引脚配置不仅由以下三点决定——FPGA资源可用性、FPGA生产商的引脚配置规则和印制电路板FPGA引脚布线性能，手工配置还需要在设计末端进行许多迭代，从而延迟了如今复杂的、拥有多个多引脚FPGA印制板的设计周期，增加了产品设计风险。
典型设计构思
OrCAD FPGA System Planner 中包含一个FPGA芯片库，可以用来协助芯片布局。它可以直接调用OrCAD PCB Editor的元件封装来创建floorplan窗口设计，并可以快速创建FPGA系统元件的相对位置。
用户不仅可以通过接口定义来实现FPGA子系统中元件之间的高端连接，还可以创建DDR2、DDR3和PCI Express等接口定义来实现FPGA与DIMM组件之间或者两个FPGA之间的连接。
此外，OrCAD FPGA System Planner 还能够定义配置差分对信号、电源信号和时钟信号。
FPGA芯片规则
OrCAD FPGA System Planner自带一个精确的FPGA芯片模型库，它包括FPGA芯片生产商所确定的引脚配置规则和特殊电气规则。这些FPGA模型通过合成引擎确保FPGA生产商定义的电气规则被有效执行。这些电气规则，诸如时钟与时钟区域选择、库配置、同步交换预定、缓冲驱动应用以及I/O标准参考电压设定等规则。系统合成过程中，OrCAD FPGA System Planner可以自动检查数以百计的规则组合，用以确保FPGA引脚配置最优化。
合成引脚配置
OrCAD FPGA System Planner提供一种基于OrCAD PCB封装的设计方式，用以创建FPGA系统的Placement窗口。用户可以应用DDRx、PCI、SATA、前端总线等接口，实现系统中完成布局的元件与FPGA之间的高端连接，以确保系统中的FPGA与其它元件互连性能，减少FPGA系统设计的构思时间。一旦确定子系统中FPGA与其它元件连接关系，OrCAD FPGA System Planner能够立即按照用户的设计构思，将系统引脚配置、可用FPGA资源、FPGA外围元件布局和FPGA生产商引脚配置规则等进行有效整合。 OrCAD FPGA System Planner内置一个DRC系统合成引擎，可将FPGA生产商提供的引脚配置规则、参考电压规则和终端规则进行有效整合。这种基于规则的合成引擎，可以有效避免多个FPGA连接时PCB设计的反复迭代。OrCAD FPGA System Planner优化了引脚配置算法，可以为一组引脚配置最佳的接口信号，从而能够尽量减少设计中的交叉网络，提高PCB的布线性能。
与Cadence设计创建紧密集成
OrCAD FPGA System Planner设计平台集成了OrCAD Capture平台，便于创建FPGA子系统原理图，并且可以调用OrCAD Capture元件库中自带的FPGA符号进行原理图设计。如果用户需要，它还可以根据信号连接关系或Bank划分来创建原理图的分割符号库。
与FPGA第三方工具紧密集成
OrCAD FPGA System Planner不仅与OrCAD PCB设计工具紧密集成，还能够与FPGA生产商支持的设计工具实现无缝链接——它可以直接输入和输出FPGA生产商的引脚配置规则文件，这使得FPGA 设计师在设计阶段就能够对FPGA引脚的功能配置进行准确评估。此外，FPGA设计师根据实际功能要求做出的任何设计修改，都可以直接输入OrCAD FPGA System Planner工具，从而确保整个设计中引脚功能配置一致。
布线前引脚配置优化
初始引脚配置，决定了电路板上FPGA的布局布线性能，然而，减少FPGA设计师、PCB板层设计师、硬件设计师之间的设计迭代还有个很长的过程。PCB板层设计师规划FPGA相关的接口和信号走线的时候，基于FPGA的走线构思、板层规则和扇出方式的考虑，FPGA引脚配置有可能还需要进一步的优化。OrCAD FPGA System Planner当然也考虑到了这一点，它为用户提供了一种优秀的引脚配置的优化方式，允许布局后引脚配置优化，以及FPGA接口、信号线在布线期间的引脚配置优化。
可扩展性
1.Allegro FPGA System Planner GXL，支持4个以上的FGPA的综合管脚分配的并行设计，适合使用FBGAs来做ASICs雏形的公司采用
2.Allegro FPGA System Planner XL，可支持4个或少于4个FGPA的综合管脚分配、及后端布局优化设计
3.Allegro FPGA System Planner L，支持一个FPGA的管脚分配和布局后的优化设计
4.OrCAD FPGA System Planner,支持一个FPGA的管
Download datasheet->
|
|
|
